MT41J256M16HA

DDR3 SDRAM bruker en dobbel datahastighetsarkitektur for å oppnå høyhastighetsdrift. Den doble datahastighetsarkitekturen er en 8n-prefetch-arkitektur med et grensesnitt designet for å overføre to dataord per klokkesyklus ved I/O-pinnene. En enkelt lese- eller skrivetilgang for DDR3 SDRAM består av en enkelt 8n-bits bred, én-klokkesyklus dataoverføring ved den interne DRAM-kjernen og åtte tilsvarende n-bits brede, en halv klokkesyklus dataoverføringer ved I/O-pinner.